SK 海力士称 3D DRAM 开发可利用代工工艺

ChainCatcher 消息，SK 海力士 9 日表示，下一代存储器 3D DRAM 半导体开发可利用代工工艺。此前一日，该公司在利川园区 Supex 中心举行的 2026 SK 海力士未来论坛上，副社长金庆勋、孙浩英提出 3D DRAM 主要技术方向，包括 DRAM 外围电路采用逻辑代工工艺、最大化数据总线带宽、超短距离传输等。

3D DRAM 是将原先平面铺设的存储单元垂直堆叠以提高集成度的下一代 DRAM。两人表示，实现该技术除设计与发热问题外，还需一并解决微细互连、键合、工艺整合等封装领域难题。随着前道与后道封装、代工与存储器技术边界趋近，超越既有领域的共同优化将更重要。孙浩英称，3D 技术正在改变晶圆厂与封装的技术边界，需与先进封装技术创新一起，建立超越既有领域的优化与新协作体系。

同主题发表的高丽大学教授申昌焕表示，3D DRAM 不仅是芯片垂直堆叠，更是打破存储器与逻辑边界的技术；随着器件微细化接近极限、系统与存储器间数据移动带来的时间与功耗增加，转向 3D 技术不可避免，并提议以人工智能联动材料、器件、封装、架构四领域的 3D 集成设计框架。SK 海力士社长郭鲁正在致辞中称，过去存储器市场像比谁跑得更快的直线道路，现在则像时刻变化的弯道，除内部能力外，把握外部环境变化速度与方向并灵活适应也很重要。