기판

9월 10일, 삼성전기 패키징 사업부 팀장 김상훈은 인천 송도 컨벤시아에서 열린 KPCA Show 국제 세미나 INSIGHT 2026에서 발표를 하며 AI 반도체 패키징 기판의 대형화, 고다층화에 대응하기 위한 다층 코어(MLC) 기술 방향을 제시했습니다.김상훈은 과거에는 단일 코어(SLC) 방식으로 단일 CCL 두께를 증가시키는 방법을 사용했으나, 코어가 두꺼워짐에 따라 내부 비아와 회로 가공 난이도가 상승하고 비아 크기 축소에 제한이 있다고 언급했습니다. MLC는 CCL과 PPG 다층 조합 또는 두 개의 CCL 혼합 구조로 전환하여 강성을 동시에 높이고 배선 자유도를 향상시킬 수 있으며, PPG 층에 접지선 또는 신호 배선을 배치할 수 있습니다. 두 개의 CCL 사이에 접합층을 추가하면 기판을 더 안정적으로 지지할 수 있지만 공정이 더 복잡해집니다.현재 양산에서 일반적으로 사용하는 돌기 간격은 90μm 이상이며, 85μm 정도가 인쇄 미세 납땜 볼 공정의 전환점이고, 80μm 근처에서는 난이도가 현저히 상승하며, 55--45μm 급은 금속 돌기로 전환될 가능성이 있습니다. 유리 코어는 또 다른 옵션으로, 강성이 더 높고 열 팽창 계수가 더 낮아 대형 패키징의 휘어짐을 줄이는 데 도움이 되지만, 취급의 취약성과 미세 구멍 도금 기술 문제를 해결해야 합니다. 기판은 신호 완전성, 전원 완전성 및 기계적 완전성을 동시에 충족해야 하며, 고성능 패키징 기판의 층수는 약 20층, 90mm 급에서 120mm 급 및 40층 이상으로 발전할 것입니다.

ZDNet Korea 9일 보도에 따르면, 삼성 전자와 LG 이노텍이 인텔 EMIB-T용 패키지 기판 공급망에 진입하기 위해 추진하고 있으며, 관련 제품 개발 및 테스트가 진행 중이다. EMIB는 소형 실리콘 브릿지를 통해 칩을 연결하며, 인텔은 이전에 주로 자사 칩에 사용했다; 개선된 EMIB-T는 외부 판매를 확대하고 있다. 구글은 내년 하반기에 출시할 차세대 AI 가속기 TPU에 EMIB-T를 처음으로 적용할 예정이다. EMIB-T는 실리콘 브릿지에 전력 전송을 위한 실리콘 미세 공 을 삽입한다.정보에 정통한 관계자는 삼성 전자가 수년간 EMIB용 기판 샘플을 개발해왔으며, 현재 2.1D 패키지 기판 개념에 따라 EMIB-T 공급을 추진하고 있다고 전했다. LG 이노텍은 최근 SK 하이닉스에 EMIB-T용 패키지 기판을 전달하여 샘플 테스트를 진행하고 있으며, 양측은 HBM을 기판에 장착하여 제품 특성을 평가하고 있다.현재 EMIB-T용 패키지 기판은 일본 이비덴, 신광전공, 대만 신흥전자 및 오스트리아 AT&S가 공급하고 있다. 이비덴은 유휴 공장을 활용하여 인텔 EMIB-T 전용 기판 양산 라인을 구축하기로 결정했으며, 투자 규모는 약 20조 원으로, 구글, 아마존, 인텔 등으로부터 선금을 받은 것으로 알려졌다.

삼성전자 웨이퍼 파운드리 사업부는 4 나노 공정에서, 여섯 번째 고대역폭 메모리 HBM4용 기판 칩의 양산 비중이 최근 50%를 돌파했다고 전했습니다. 업계에서는 이 사업부가 올해 하반기에 4 나노 웨이퍼의 절반 이상을 HBM4 기판 칩 제조에 투입할 것이라고 언급하며, 엔비디아, 브로드컴, AMD 등으로의 공급 확대에 맞춰 진행될 것이라고 합니다.삼성은 올해 2월 HBM4 양산 출하를 선도적으로 시작했으며, 3분기부터 공급량을 확대할 계획이고, 연중반부터 관련 웨이퍼 투입을 크게 늘릴 예정입니다. 이 칩은 삼성 웨이퍼 파운드리 4 나노(SF4) 공정에 기반하고 있습니다. 지난달 기준으로, 전체 4 나노 생산능력의 50% 이상이 HBM4 기판 칩에 할당되었습니다. 관계자에 따르면, 삼성의 4 나노는 현재 풀가동 중이며, HBM4 기판 칩의 비중은 약 50%에서 60%에 달하고, 하반기에도 높은 비중을 유지할 것이라고 합니다.삼성은 평택 2공장과 3공장에서 4~7 나노급 공정을 양산하고 있으며, 4 나노 생산능력은 월 약 3만 장으로 추정됩니다. 이를 바탕으로 HBM4 기판 칩 관련 웨이퍼 투입은 월 약 1.5만 장에 이를 것으로 보입니다. 삼성은 2분기 실적 전화 회의에서 3분기 HBM4 매출이 전분기 대비 3배 이상 확대될 것으로 예상하며, 하반기 HBM4 매출이 회사 전체 HBM 매출의 60%를 초과할 것이라고 밝혔습니다.

Citrini 분석가 Jukan에 따르면, SK 하이닉스는 다중화된 고대역폭 메모리(HBM)에 사용되는 기판 칩의 위탁 생산업체 공급업체를 다각화하고 있다. 이러한 HBM은 여러 개의 메모리 칩을 수직으로 쌓아 구성된다. 보도에 따르면, 이 회사는 7세대 HBM인 HBM4E의 일부 기판 칩 생산을 인텔 위탁 생산업체에 아웃소싱하는 방안을 고려하고 있다. 현재까지 SK 하이닉스는 기판 칩 생산을 전적으로 TSMC에 의존해왔다.이 조치는 공급망의 TSMC 집중도를 줄이고 SK 하이닉스의 가격 협상력을 강화하기 위한 다중 공급업체 위탁 전략 구축 노력으로 간주된다. 업계 소식통에 따르면 8월 31일 SK 하이닉스는 HBM4E의 기판 칩이 TSMC와 인텔이 공동으로 제조할 가능성이 있으며, 가장 빠르면 HBM4E 세대부터 시작될 수 있는 계획을 추진하고 있다.시장에서는 HBM4E의 기판 칩 비용 부담이 더욱 증가할 것으로 예상하고 있다. HBM 제품은 주로 장기 공급 계약(LTA)에 의해 커버되기 때문에, SK 하이닉스는 즉시 제품 가격을 인상하여 더 높은 위탁 생산 비용을 고객에게 전가하기 어려운 상황이다. 따라서 업계 관찰자들은 인텔이 결국 SK 하이닉스의 기판 칩 공급망에 합류하게 된다면, 이 회사는 비용 경쟁력과 공급 안정성 측면에서 더 많은 선택권을 갖게 될 것이라고 보고 있다.

The Elec에 따르면, 삼성전자의 반도체 유리 기판 투자 일정이 지연되고 있으며, 그 이유는 고객의 시험 제품 신뢰성 평가에서 병목 현상이 발생했기 때문입니다. 이로 인해 삼성전자는 동우 Fine Chem과의 유리 코어 합작 회사 GlaSSEM의 생산 라인 구축 일정도 연기되었으며, 관련 장비 발주 일정이 불확실해졌습니다.보도에 따르면, GlaSSEM은 협력 업체에 장비 발주 일정 전달에 실패했으며, 이전의 발주는 작년 12월에서 올해 3월, 6월로 연기되었고, 현재까지 세 번 이상 지연되었습니다. 6월 이후에는 후속 일정 안내도 제공되지 않았습니다. 업계에서는 주요 원인이 글로벌 통신 반도체 고객이 유리 기판 시험 제품의 신뢰성 평가 인증을 통과하지 못했기 때문이라고 보고 있습니다. 삼성전자는 현재 세종 공장에서 시험 제품을 제작하고 있으며, 양산 라인 구축에 필요한 증착, 에칭, 레이저 드릴링, 검사 등의 주요 공정 장비 공급업체는 대부분 선정되었습니다.시험 제품을 다시 제작하고 재제출해야 하므로, 원래 예정된 투자 계획은 불가피하게 추가로 지연될 것입니다. 삼성전자는 지난달 초 GlaSSEM을 설립할 때 2027년 하반기 양산 목표를 제시했으나, 지난달 실적 발표회에서 해당 시점을 2028년으로 조정하였으며, 현재 양산 시점은 더욱 연기될 것으로 예상됩니다.