凸型

材料業界の情報筋によると、9月2日、台積電は短期的に従来の微凸ブロック技術を使用し続ける見込みであり、混合接合ではなく、高帯域幅メモリ（HBM）とAIアクセラレーターの先進パッケージングに使用されるとされています。関連材料の開発サイクルを考慮すると、より細かい間隔の微凸ブロックはHBM4の後期およびHBM5の初期まで使用される見込みです。台積電は材料および設備のパートナーに対し、約5ミクロン級のブロックの接合および底部充填ソリューションの開発を要求しており、韓国と日本のサプライヤーは開発を開始しており、5μm級ブロックの量産は2028年下半期に始まると予想されています。現在、第三世代拡張HBM、すなわちHBM3Eのブロックの高さは約15～25μmで、HBM4は約10μmに近づいています。日本の材料サプライヤーは、15μm以下の品質を保証するのが難しいと以前に述べています。ブロックを短縮し、細化する理由は、HBMキューブの高さ制限およびより高い相互接続密度の要求によるものです。JEDECはHBMスタッキングの最大高さを775μmと規定しています。台積電の先進CoWoSパッケージングでは、GPUとメモリサプライヤーが組み立てたHBMスタッキングが微凸ブロックを介してシリコン中間層に取り付けられ、16層のDRAMチップスタッキングはSK hynixや三星電子などによってHBMパッケージ内で完成されています。第一世代および第二世代のHBMは、より大きなはんだ凸ブロックを使用しており、微凸ブロックはHBM3世代頃から主流となりました。SK hynixはMR-MUFプロセスを使用し、三星電子はTC-NCFを使用しています。混合接合は、直接接合された銅パッドを介してより薄く、より密な相互接続を実現できます。台積電はSoICプラットフォームでロジックチップのスタッキングに使用していますが、HBMは依然として微凸ブロックで中間層に接続されています。