麒麟チップ

ファーウェイは10月12日に上海で麒麟チップ技術交流会を開催し、6年ぶりにチップレベルの技術コミュニケーション会を再開し、ロジックフォールディングの量産進展を体系的に紹介しました。ファーウェイ半導体事業無線端末チップ製品管理部長の徐松余は、2027年に麒麟チップがテスト段階に入ったことを紹介し、テスト結果は期待通りであると述べました。2023年以降、麒麟チップに基づく端末製品の累計出荷は1億を超えました。麒麟9050シリーズは、ロジックフォールディング技術を基にした初の麒麟チップです。徐松余は、ロジックフォールディングは単に複数のチップを積み重ねるのではなく、設計の初めから三次元の視点でシステム設計を行い、複数のDIEを完全なチップとして協調設計することを説明しました。このシリーズは5000万以上の混合ボンディングを持ち、有効信号相互接続は500万を超え、トランジスタ密度は53.5%向上しています。麒麟9050 ProのCPU大核のエネルギー効率は41%向上し、NPUの計算能力は140%向上しました。現在の混合ボンディング間隔は1.5ミクロンで、ファーウェイは2027年にさらに1ミクロンに縮小する計画です。会議で発表された麒麟9050 Proアーキテクチャには、新世代の灵犀 CPU、马良 GPU、ダ・ヴィンチアーキテクチャNPUなどが含まれています。このシリーズはMobile Agentを対象としており、エンド側の大脳と小脳の協調アーキテクチャを採用し、30B MoE大モデルのエンド側での実行をサポートします。新世代の灵犀 CPUは9コア16スレッド設計を採用し、CPUのマルチコア性能は23%向上し、新世代の马良 GPUの性能は40%向上しました。